Verilog vhdlprojekty

Filtruj

Moje ostatnie wyszukiwania
Pokaż:
Budżet
dla
dla
dla
Typ
Umiejętności
Języki
    Stan Projektu
    4,583 verilog vhdl znalezione projekty, cennik w USD

    Witaj Mohammed Ibrahim, Twój profil przyciągnął moją uwagę, w związku z czym mam przyjemność zaoferować Ci mój projekt. Przedyskutujmy wszelkie szczegóły na czacie. Chciałbym wiedzieć czy potrafisz stworzyć projekt minutnika elektronicznego w języku Verilog w programie Vivado 2020.1

    $50 (Avg Bid)
    $50 Średnia Oferta:
    1 składanie ofert

    Mam do zrobienia project czyli zaprojoektowanie kalkulatora. Uzywane sa przyciski na klawiaturze komputera i przez port RS232 do DE2 plytki przesylane sa sygnaly. 3 sygnaly:1 to liczba 2 to +-*/ a 3 to liczba. Program ma za zadanie przeliczenie tego co uzytkownik chce przez wprowadzenie danych na komputerze i wynik musi byc wyswielony na 7 Segment display. Uzywam tylko 10 cyfr od 0 to 9. Mam troche rzeczy zrobionych do tego projektu ale potrzebuje duzo pomocy. Czy ktos bylby wstanie mi w tym pomoc? Oferuje zaplate na pomoc

    $27 (Avg Bid)
    $27 Średnia Oferta:
    1 składanie ofert
    assignment on vhdl Zakończone left

    !Ig8zyJpS!GnnZ9SGO049nJGFtAGjkTOMhcRvQC_951SCldpGRVZc

    $51 (Avg Bid)
    $51 Średnia Oferta:
    5 składanie ofert

    Poszukuje kogoś kto jest w stanie wykonać projekt w VHDLu Na układzie xc9536 / xc9572

    min $3
    min $3
    0 składanie ofert

    Witam! Chciałbym zlecić niewielki projekt w VHDL, zależy mi na czasie(termin 3-4 styczeń). Jest to projekt na studia, więc nie wymaga dużej rozbudowy i musi być w miarę łatwy w zrozumieniu. Zlecenie polegałoby na wykonaniu odwzorowania bezpośredniego pamięci cache. Całość ma działać na płytce Altera de 2. Interesuje mnie w zasadzie sama część mapowania bezpośredniego, komunikacja z RAM, obsługa trafienia i nie trafienia w cache. Szczegóły ustalimy jeżeli będzie Pan zainteresowany. Bardzo proszę o szybki kontakt Pozdrawiam

    $50 (Avg Bid)
    $50 Średnia Oferta:
    1 składanie ofert
    min $3
    0 składanie ofert

    Witam zlecę wykonanie projektu generatora obrazów testowych dla monitora na płytkę fpga Spartan, z wykorzystaniem procesora picoBlaze materiały pomocnicze podeślę na maila więcej info na maila scrollock99@

    min $3
    min $3
    0 składanie ofert
    99392 Zadanie z VHDL Zakończone left

    Pomoc przy zadaniu z VHDL, więcej info na maila mario1800@

    min $3
    min $3
    0 składanie ofert
    99391 Zadanie z VHDL Zakończone left

    pomoc przy zadaniu z VHDL więcej info na maila mario1800@

    min $3
    min $3
    0 składanie ofert
    82526 Moduł w VHDL-u Zakończone left

    Opracowanie oraz zapisanie w języku opisu sprzętu (HDL) zadanej funkcji systemu wbudowanego typu NoC. Realizacja – dowolne ze środowisk do opisu/syntezy/symulacji systemów cyfrowych. A temat to: Moduł mechaniki przełączania w ruterze typu store-and-forward. Przyjąć, że ruter jest 5-portowy (N, S,W, E, LP) z n-flitowym buforem wejściowym (n przyjąć z zakresu 5-20). Opracować przykładowy format flita. Można przyjąć, że pierwszy flit zawiera ID portu, do którego ma być przekierowana transmisja (rozmiar bufora FIFO ma pomieścić całą transmisję).

    min $3
    min $3
    0 składanie ofert

    Zlecenie polega na uproszczeniu projektu demonstracyjnego w Quartusie 9.1. Należy usunąć zbędne elementy oraz okomentować kod. Proszę licytować koszt wykonania tych czynności, w komentarzu dodatkowo proszę podać cenę "konsultacji" za godzinę.

    min $3
    min $3
    0 składanie ofert
    min $3
    0 składanie ofert
    40708 układ w VHDL Zakończone left

    witam, potrzebuje napisać układ mnożący mod 2n-1 w systemie RNS w jezyku VHDL.

    min $3
    min $3
    0 składanie ofert

    ...pl/rtvforum/ Całość polega na wpisywaniu propozycji nowych tematów w specjalnym polu tekstowym pod danym tematem. Krok 1. Wyświetlamy listę tematów Krok 2. Przechodzimy do wybranej dyskusji, zapoznajemy się z treścią pierwszej lub/i kolejnych wiadomości. Krok 3. Wpisujemy propozycje tematu poniżej tytułu wiadomości, klikamy przycisk wyślij. Przykład, temat: VHDL, powinien być VHDL co to jest i do czego służy? AF 0300 powinien być: Poszukuję aplikacji układu SAF 0300, w sterowaniu tachografu Windows XP i Neostrada powinien być: Windows XP i Neostrada, problem z szybkością neostrady Prezentacja: Praca bardzo prosta, ale wymagająca szybkiego czytania, analizowania i pisania, najlepiej widziana osoba z wykształceniem

    $173 (Avg Bid)
    $173 Średnia Oferta:
    4 składanie ofert

    Witam, szukam chętnej osoby znającej język VHDL, która podejmie się wykonania 3 zadań w tym języku. Program dowolny gdyż interesuje mnie tylko działający kod. Termin wykonania zlecenia to maksymalnie czwartek wieczór. Oto skrócony opis zadań: 1. Multiplekser o 4 wejściach adresowych - opis komponentowy 2. Transkoder, który wprowadzoną liczbę w dowolnym kodzie (np. BCD 8421 ) pokaże dziesiętnie na 2 wyświetlaczach - opis strukturalny 3. Wyświetlenie na wyświetlaczu 7-segmentowym przesuwającego się w lewo bądź prawo wyrazu 'POLE' - opis strukturalny Po szczegółowe informacje wraz ze skanami treści zadań proszę o kontakt na nr gg 5596522 lub na maila @wp.pl.

    min $3
    min $3
    0 składanie ofert

    Witam, szukam chętnej osoby, która zrobiłaby 3 zadania w języku VHDL. Zadania są z pewnością proste jednak nie dla kogoś kto ma z tym językiem pierwszy raz do czynienia :) Potrzebuję je na piątek tak więc termin zlecenia to maksymalnie czwartek wieczór. Oto skrócony opis zadań: 1. Multiplekser o 4 wejściach adresowych - opis komponentowy 2. Transkoder, który wprowadzoną liczbę w dowolnym kodzie (np. BCD 8421 ) pokaże dziesiętnie na 2 wyświetlaczach - opis strukturalny 3. Wyświetlenie na wyświetlaczu 7-segmentowym przesuwającego się w lewo bądź prawo wyrazu 'POLE' - opis strukturalny Po szczegółowe informacje wraz ze skanami treści zadań proszę o kontakt na nr gg 5596522 lub na maila @wp.pl.

    min $3
    min $3
    0 składanie ofert

    Witam serdecznie potrzebuje prosty program w jezyku VHDL wiecej informacji na email.

    min $3
    min $3
    0 składanie ofert
    20369 vhdl Zakończone left

    Poszukuję osoby ze znajomością Vhdl-a. Proszę o kontakt w celu omówienia szczegółów.

    $109 (Avg Bid)
    $109 Średnia Oferta:
    1 składanie ofert
    16722 vhdl Zakończone left

    Witam mam do napisania prace z języków opisu sprzętu. Temat: Opracowanie systemu mikroprocesorowego. Posiadam materiały i troszke mam napisane mogę to udostępnic. Nie polega to na zaprojektowaniu system mikoroprocesorowego ale należy przeprowadzić symulacje.

    $545 (Avg Bid)
    $545 Średnia Oferta:
    1 składanie ofert

    Witam mam do napisania prace z języków opisu sprzętu. Temat: Opracowanie systemu mikroprocesorowego. Posiadam materiały i troszke mam napisane mogę to udostępnic. Zakres: przygotowanie modeli oraz wizualizacji wyników w VHPI, PLI.

    min $3
    min $3
    0 składanie ofert

    Witam mam do napisania prace z języków opisu sprzętu. Temat: Opracowanie systemu mikroprocesorowego. Posiadam materiały i troszke mam napisane mogę to udostępnic. Zakres: przygotowanie modeli oraz wizualizacji wyników w VHPI, PLI.

    min $3
    min $3
    0 składanie ofert

    Zlecę napisanie prostej gry w AHDL lub gry podany po zaakceptoeaniu przez mnie oferty Założenia: -płytka ma sie komunikować z komputerem za pomocą portu USB, dostarczam moduły obsługujace te transmisję -stan autioamtu głównego ma być wyświetlany na wyswietlaczu LCD, dołączam moduł obsługujący.. Oferty,wraz z ceną proszę składać na portalu, z zainteresowanymi skontaktuję się osobiście

    min $3
    min $3
    0 składanie ofert

    Wykonanie projektu w programie Quartus II (VHDL). Sygnalizacja pustego i pełnego bufora

    min $3
    min $3
    0 składanie ofert

    text jest techniczny, a dokladnie jest to opis jezyka VERILOG wiec raczej wolalbym aby podjal sie tego ktos kto ma stycznosc z cyfrowka zeby nie poprzetlumaczal "glupot" :) text do przetlumaczenia jest podany w linku: do przetlumaczenia jest 10 rozdzial czyli bez ostatniej strony, w swojej cenie prosze uwzglednic to ze znaczna czesc to kod, ktorego oczywiscie sie nie tlumaczy... :D ...jesli cena bedzie za wysoka nie wybiore zwyciezcy... tylko pewnie sam do tego siade :(

    min $3
    min $3
    0 składanie ofert

    Projekt w skład którego powienien wchodzić skrambler i deskrambler samosynchronizujący napisany w VHDL'u (w programie Active VHDL 3.1) dla wielomianu X^43+1 (dla ATM). Projekt powinien zawierać program z testbench z możliwością odczytu i zapisu wyników z/do pliku oraz komentarzem w kodzie źródłowym.

    $3 - $14
    $3 - $14
    0 składanie ofert

    Zaprojektowany w VHDL translator protokołu IPv4 na IPv6 oraz IPv6 na IPv4. Ma przerabiać nagłówek oraz obliczać sumę kontrolną(dla IPv6 na IPv4). Posiadam dokładną dokumentację projektu-pozostaje tylko kwestia napisania tego cudeńka w VHDL. Kontakt pod: motokepek@ lub gg:3070269

    $3 - $27
    $3 - $27
    0 składanie ofert

    Mam do napisania prostą grę (typu jednoręki bandyta, czyli losowe liczby na wyswietlaczach, kostka itp) w VHDL, którą będzie można obsługiwać: - max. czterema przyciskami (monostabilnymi); - dwoma wyświetlaczami 7-segmentowymi; lub klawiaturką 7-dmio przyciskową (bistabilną)(opcjonalnie) Projekt jest pod układ programowalny ALTERA.

    $3 - $8
    $3 - $8
    0 składanie ofert

    • Strong knowledge Design & Verification methodologies of either of these (Times/Untimed SW Models), RTL IP, VIPs, UVM Env. • Understanding of verification tools like Simulator, Synthesis etc. • Hands on experience on C/C++, System Verilog, UVM, SystemC, RTL • Understanding of some of the standard protocol interfaces like AMBA, Automotive, PCIe, USB etc. • Excellent written and verbal interpersonal skills • Self-motivated and great teammate

    $61 / hr (Avg Bid)
    $61 / hr Średnia Oferta:
    6 składanie ofert

    I need a design on verilog hdl that implements double MIPS at the same time

    $25 / hr (Avg Bid)
    $25 / hr Średnia Oferta:
    11 składanie ofert

    السلام عليكم ورحمة الله وبركاته واسعد الله اوقاتك بكل خير عندي واجب ومحتاج مساعدتك اذا وقتك يسمح. انشاء بروجكت بال verilog بحيث يقرأ محتويات ال ROM ويخرج المحتوى على LEDs

    $50 (Avg Bid)
    $50 Średnia Oferta:
    1 składanie ofert

    Hi Ahmed M., I need your help on single-port ROM verilog project. Please have a look to the attached file and let me know. Thanks

    $50 (Avg Bid)
    $50 Średnia Oferta:
    1 składanie ofert

    VHDL test procedure and test bench implementation

    $307 (Avg Bid)
    $307 Średnia Oferta:
    5 składanie ofert
    VHDL designer -- 2 Zakończone left

    ARINC429 frame decoding on Xilinx spartan 6 or 7 FPGA based platform

    $352 (Avg Bid)
    $352 Średnia Oferta:
    9 składanie ofert
    VHDL designer Zakończone left

    ARINC429 frame decoding on Xilinx spartan 6 or 7 FPGA based platform

    $348 (Avg Bid)
    $348 Średnia Oferta:
    5 składanie ofert

    Need to convert MATLAB code to synthesizable VHDL code. I am using DE2 FPGA board for testing

    $78 (Avg Bid)
    $78 Średnia Oferta:
    9 składanie ofert

    -Write a VHDL file for an 8-bit counter with active-LOW asynchronous clear, active-HIGH synchronous load, active-HIGH count enable, and a directional input that makes the circuit count up when DIRECTION = 1 and down when DIRECTION = 0. - Write a set of simulation criteria that verifies the operation of the counter. The simulation must contain one complete cycle of the counter and test all functions. It must show that the synchronous load really is synchronous and that the clear has precedence over load, which in turn has precedence over count enable. -Write a VHDL file for a two-digit BCD counter with active-LOW asynchronous clear, active- HIGH synchronous load, and an active-HIGH count enable. -The counter must count up from 00 to 09, then 10 to 19, and so on until it reache...

    $27 (Avg Bid)
    $27 Średnia Oferta:
    13 składanie ofert
    $264 Średnia Oferta:
    5 składanie ofert

    Need to Convert MATLAB code to VHDL code. I Have a MATLAB code i want someone who can convert that code to a sytnthesizable VHDL code for ALtera FPGA.

    $76 (Avg Bid)
    $76 Średnia Oferta:
    7 składanie ofert

    ticketing machine system via Verilog codes using quarters ll

    $22 (Avg Bid)
    $22 Średnia Oferta:
    8 składanie ofert

    I will love to chat with you about my project. Please let me know when you can https://www.freelancer.com/projects/verilog-vhdl/FPGA-expert-34634495/details

    $10 (Avg Bid)
    $10 Średnia Oferta:
    1 składanie ofert
    Project for Damian L. Zakończone left

    I will love to chat with you about my project. Please let me know when you can https://www.freelancer.com/projects/verilog-vhdl/FPGA-expert-34634495/details

    $10 (Avg Bid)
    $10 Średnia Oferta:
    1 składanie ofert

    I have a project i want to talk to you about https://www.freelancer.com/projects/verilog-vhdl/FPGA-expert-34634495/details Please let me know when you have time to chat

    $10 (Avg Bid)
    $10 Średnia Oferta:
    1 składanie ofert

    We are looking for a trainer, who teach online Verilog, SV & UVM to students

    $7 / hr (Avg Bid)
    $7 / hr Średnia Oferta:
    3 składanie ofert

    - write Verilog code for steganography algorithm so that I can be implemented on FPGA - using Verilog Xilinx ise have to write module code & test bench where it can be implemented on Fpga

    $126 (Avg Bid)
    $126 Średnia Oferta:
    5 składanie ofert
    VHDL Project Zakończone left

    Hello everyone, I have to do a project in vhdl language. I have a list of 10/15 projects from which I have to choose one. The to-do list is: 1) report on the work done; 2) source code (in VHDL or other languages); 3) any examples for the code. The report typically consists of: - An overview of the topic. - A description of the methodology followed to carry out the project highlighting what are thought to be the most interesting contributions of the work done. - A high-level description of the code (it doesn't matter to put all the listings) and any instructions for use and compilation. - A description of the results obtained (simulations, statistics, algorithm outputs).

    $150 (Avg Bid)
    $150 Średnia Oferta:
    17 składanie ofert

    I have a MATLAB code and want this to be converted to HDL code using HDL Coder feature available in MATLAB. I have attached the error what i am getting currently

    $156 (Avg Bid)
    $156 Średnia Oferta:
    6 składanie ofert

    These are the blocks. TO BE CODED in Verilog or system verilog. REGISTER BLOCK IS APB COMPLIANT. A USER SHOULD BE ABLE TO READ AND AND WRITE THE REGISTERS IN THE REGISTER BLOCK USING APB PROTOCOL. THE REGISTERS ARE THE AXI READ AND WRITE DATA CHANNEL SIGNALS.EX- ARADDR, ARBURST, ARPROT, ARSIZE, ALEN etc.(all the read channel registers). These registers should be given as inputs to the READ TRANSACTION GENERATOR BLOCK. This block should be able to generate the AXI legal transactions without using handshake signals. Transactions should be stored in FIFO and later BFM pops up the transactions and gives it to the AXI bus. BFM acts like AXI master.

    $138 (Avg Bid)
    $138 Średnia Oferta:
    2 składanie ofert

    I am looking for an FPGA (Verilog) expert who can help me to troubleshoot and implement the EdDSA algorithm in Xilinx Vivado Design Suite. The Vivado project file is available in the attachments and several modules of the project are already completed. Looking for an expert who can do it in 3 to 4 days. Further information will be provided in the discussion.

    $200 (Avg Bid)
    $200 Średnia Oferta:
    1 składanie ofert
    Verilog ALU Zakończone left

    I will provide you the code and screenshots of the results.

    $40 (Avg Bid)
    $40 Średnia Oferta:
    1 składanie ofert
    ALU in Verilog Zakończone left

    I will provide you verilog code and screenshots of results.

    $40 (Avg Bid)
    $40 Średnia Oferta:
    1 składanie ofert