Verilog

Zamknięty Opublikowano 7 lat temu Płatność przy odbiorze
Zamknięty Płatność przy odbiorze

Verilog

Architektura oprogramowania

Numer ID Projektu: #12161532

O projekcie

3 ofert Zdalny projekt Aktywny 7 lat temu

3 freelancerów złożyło ofertę za $163 w tym projekcie

sawaira

hello i am digital hardware designer, having hands on experience on xilinx FPGA boards. i can develop optimized algorithms for computationally extensive task. you find my work novel and within time bounds.

$111 USD w ciągu 3 dni
(0 Oceny)
0.0
AwaisKarim

I had an experience of 8+ years of working as an design and verification engineer. In these 8+ years i had done some FPGA based projects as well as some state of the art silicon proven design. Although I don't have man Więcej

$222 USD w ciągu 7 dni
(0 Oceny)
0.0