to design I2C master on altera MAX10

Ukończone Opublikowano 7 lat temu Płatność przy odbiorze

$30-250 CAD

Płatność przy odbiorze

Ukończone Płatność przy odbiorze

Taking reading from ADC and display it on I2C LCD on Altera MAX10. ADC should be designed using Qsys. MAX10(i2c master) is connected to i2c LCD (Slave) to display the value.

Verilog / VHDL

Numer ID Projektu: #12097053

O projekcie

4 ofert Zdalny projekt Aktywny 7 lat temu

Chcesz zarobić trochę pieniędzy?

Korzyści z składania ofert na Freelancer.com

Ustaw Swój Budżet i Godziny Pracy
Otrzymaj wynagrodzenie za pracę
Opisz, w jaki sposób wykonasz projekt
Rejestracja i składanie ofert do projektów jest darmowe

Przyznany użytkownikowi:

Zdjęcie profilowe użytkownika kulwantsingh16
kulwantsingh16

A proposal has not yet been provided

$100 CAD w ciągu 7 dni
(15 ocen)
4.2

4 freelancerów złożyło ofertę za $135 w tym projekcie

Zdjęcie profilowe użytkownika ahmedmohamed85
ahmedmohamed85

Dear sir I have more than 9 years experience in digital design using VHDL, please check my profile, also please message me

$66 CAD w ciągu 3 dni
(475 Oceny)
8.1
Zdjęcie profilowe użytkownika rohi1710rohi1710
rohi1710rohi1710

Hi, -FPGA design engineer since last 7 years -Expertise in verilog/VHDL Please find below details of the projects TSMAC Hardware acceleration(3months) The project is to develop hardware acceleration block for TS Więcej

$222 CAD w ciągu 7 dni
(5 Oceny)
4.5
Opublikuj projekt taki jak ten