Logo Freelancer.com Jak to działa Przeglądaj oferty pracy
Zaloguj się Zarejestruj się
Opublikuj Projekt
ODKRYWAJ
Electrical Engineering
Engineering
Matlab and Mathematica
Microcontroller
Verilog / VHDL
Zdjęcie profilowe
Zacząłeś obserwować
Błąd związany z obserwowaniem użytkownika.
Ten użytkownik nie pozwala użytkownikom na obserwowanie go.
Już obserwujesz tego użytkownika.
Twój abonament pozwala na obserwowanie 0 projektów. Zmień poziom abonamentu na wyższy tutaj.
Udało się przestać obserwować
Błąd w zakończeniu obserwowania użytkownika.
Udało Ci się polecić
Błąd podczas polecania użytkownika
Coś poszło nie tak. Proszę odświeżyć stronę i spróbować ponownie.
Udało się zweryfikować adres e-mail.
Awatar Użytkownika
$5 USD / godz.
Flaga EGYPT
assuit, egypt
$5 USD / godz.
Obecnie jest 1:53 AM tutaj
Dołączył maja 22, 2017
1 Rekomendacja

Mohammed M.

@funnyman1992

 0,0 (0 opinii)
0,0
0,0
0%
0%
$5 USD / godz.
Flaga EGYPT
assuit, egypt
$5 USD / godz.
N/A
Ukończone Projekty
N/A
W Budżecie
N/A
W czasie
N/A
Powtórna Stawka Zatrudnienia

FPGA Designer (VHDL programmer)

I am a navigation, Guidance and Control Engineer having specialization in Electronics and Control with more than 3-years experience. I have Master degree in Engineering with specialization in CONTROL. TOP SKILLS 1. FPGA Design (VHDL), writing VHDL test benches and working with simulators such as ModelSim. 2. Embedded System Design. (Schematic, labview) 3. Software Design. (C/C++/Matlab) 4. Control System Design & Modelling (Continuous, Discrete, Linear, Non-Linear, Optimal, Fuzzy Logic + Matlab & Simulink) 5. Digital System/Logic Design (VHDL, Logisim) 6. Micro-controllers (Arduino, PIC) 7. Control of Electric Machine Drives 8. Circuit Analysis and Designe etc 9. PCB Design (Proteous + Ultiboard + Altium Designer) I have designed many unmanned systems (Ground vehicle, winged aircraft and other remote control systems) using FPGA
Freelancer Engineers Egypt
Wyświetl Wszystkie Engineers w Egypt

Skontaktuj się z Mohammed M. w sprawie projektu

Zaloguj się, aby omówić szczegóły na czacie.

Portfolio

4792491
i designed parallel AES that use 2 clock in stead of 26 clock in the normal and 12 in the pipe-lining to increase its performance and speed it.
parallel AES encryption system
i designed parallel AES that use 2 clock in stead of 26 clock in the normal and 12 in the pipe-lining to increase its performance and speed it.
parallel AES encryption system
4792486
i modified the normal AES that uses 26 clock to the pipelining design that use just 12 clock and then i designed the parallel that use 2 clock.
pipelining AES encryption system
i modified the normal AES that uses 26 clock to the pipelining design that use just 12 clock and then i designed the parallel that use 2 clock.
pipelining AES encryption system
4792483
Normal AES encryption system that uses 26 clock to output results,i have modified this design in the pipe-lining design that uses 12 clock and then i modified the design again to use just 2 clock in the parallel design.
Normal AES encryption system
Normal AES encryption system that uses 26 clock to output results,i have modified this design in the pipe-lining design that uses 12 clock and then i modified the design again to use just 2 clock in the parallel design.
Normal AES encryption system
4091670
Designing UAV Using VHDL
Designing unmaned vehicle using FPGA
4091669
Designing UART Protocol
UART Protocol
4792491
i designed parallel AES that use 2 clock in stead of 26 clock in the normal and 12 in the pipe-lining to increase its performance and speed it.
parallel AES encryption system
i designed parallel AES that use 2 clock in stead of 26 clock in the normal and 12 in the pipe-lining to increase its performance and speed it.
parallel AES encryption system
4792486
i modified the normal AES that uses 26 clock to the pipelining design that use just 12 clock and then i designed the parallel that use 2 clock.
pipelining AES encryption system
i modified the normal AES that uses 26 clock to the pipelining design that use just 12 clock and then i designed the parallel that use 2 clock.
pipelining AES encryption system
4792483
Normal AES encryption system that uses 26 clock to output results,i have modified this design in the pipe-lining design that uses 12 clock and then i modified the design again to use just 2 clock in the parallel design.
Normal AES encryption system
Normal AES encryption system that uses 26 clock to output results,i have modified this design in the pipe-lining design that uses 12 clock and then i modified the design again to use just 2 clock in the parallel design.
Normal AES encryption system
4091670
Designing UAV Using VHDL
Designing unmaned vehicle using FPGA
4091669
Designing UART Protocol
UART Protocol

Oceny

Zmiany zapisane
Brak ocen do zobaczenia!

Skontaktuj się z Mohammed M. w sprawie projektu

Zaloguj się, aby omówić szczegóły na czacie.

Weryfikacje

Ulubiony Freelancer
Tożsamość
Płatność Zweryfikowana
Numer telefonu zweryfikowany
E-mail zweryfikowany
Połączone z Facebookiem

Najlepsze Umiejętności

Engineering
Matlab and Mathematica
Verilog / VHDL
Microcontroller
Electrical Engineering

Przeglądaj Podobnych Freelancerów

Engineers in Egypt
Engineers
Matlab and Mathematica Engineers
Verilog / VHDL Designers

Przeglądaj Podobne Prezentacje

Engineering
Matlab and Mathematica
Verilog / VHDL
Microcontroller
Poprzedni użytkownik Następny użytkownik
Zaproszenie wysłane pomyślnie!
Dziękujemy! Przesłaliśmy Ci e-mailem link do odebrania darmowego bonusu.
Coś poszło nie tak podczas wysyłania wiadomości e-mail. Proszę spróbować ponownie.
Logo Freelancer.com Poland / Polski Pomoc i Wsparcie Freelancer Kategorie Projekty Konkursy Freelancerzy Enterprise Abonament Program Ulubionych Freelancerów Zarządzanie projektami Projekty lokalnePhoto Anywhere Prezentacja Interfejs API dla deweloperów Przejdź proces weryfikacji Aplikacja komputerowa Na temat Informacje o nas Jak to działa Ochrona Inwestor Mapa strony internetowej Historie Wiadomości Zespół Nagrody Materiały prasowe Kariera Warunki Polityka Prywatności Warunki świadczeń usług Polityka dotycząca praw autorskich Zasady postępowania Opłaty i prowizje Partnerzy Escrow.com Loadshift Warrior Forum AplikacjeLogo Apple App StoreLogo Google Play
Nie udało się skopiować do schowka. Proszę, spróbować ponownie po dostosowaniu uprawnień.
Skopiowane do schowka.
Zarejestrowani Użytkownicy Całkowita Liczba Opublikowanych Projektów
Freelancer ® is a registered Trademark of Freelancer Technology Pty Limited (ACN 142 189 759)
Copyright © 2024 Freelancer Technology Pty Limited (ACN 142 189 759)
Wczytywanie podglądu
Udzielono pozwolenia na Geolokalizację.
Twoja sesja logowania wygasła i zostałeś wylogowany. Proszę, zalogować się ponownie.