Xilinx DDR3 controllers development for Frame buffer (one frame delay)

$1500-3000 USD

Zamknięte

Opublikowano

około 6 lat temu

$1500-3000 USD

Płatne przy odbiorze

• Target DDR3 controllers development for Frame buffer (one frame delay) • Features Frame Buffer input: 1920 x 1080@60 fps, YUV 4:2:2 output: 1920 x 1080@60fps, YUV 4:2:2 • HW Platform DDR3 controller for Xilinx Zynq-7000 or 7-series FPGA • Design output Verilog DDR3 controller source codes, testbench and document

Electrical Engineering

Identyfikator projektu: 16415806

Informację o projekcie

6 ofert

Zdalny projekt

Aktywny 6 lat temu

Szukasz sposobu na zarobienie pieniędzy?

Adres e-mail

Korzyści ze składania ofert na Freelancer.com

Ustal budżet i ramy czasowe

Otrzymuj wynagrodzenie za swoją pracę

Przedstaw swoją propozycję

Rejestracja i składanie ofert jest bezpłatne

6 freelancerzy składają oferty o średniej wysokości $2 185 USD dla tej pracy

@ahmedmohamed85

Dear sir I have more than 10 years experience in digital design using fpga please check my profile also please message me so that we can discuss best regards

$2 111 USD w 15 dni

5,0

(325 opinii)

7,7

@edison4mobile

Hello how are you? I am very interested on your project. I have rich experienced in electronic engineering. In the previous, I have made altera circuit. In that circuit, there are FGPA, CYCLONE, DDR2, RAM, ROM. Also I have made all firmware and signal processing program including driver and desktop application. If you hire me, I will do my best and can deliver high quality project to you. Thanks a lot.

$2 500 USD w 30 dni

5,0

(3 opinii)

3,2

@whitehorsetechn

Greeting, I have understood your Xilinx DDR3 controllers development for Frame buffer task and can do it with your 100% satisfaction. Please ping me for more discussion. I have more than 5 years of experience in Electrical Engineering, Electronics, FPGA, Microcontroller, Verilog / VHDL

$2 500 USD w 30 dni