Tcp sending on FPGA using verilog xgmii

$250-750 USD

Ukończony

Opublikowano

około 6 lat temu

$250-750 USD

Płatne przy odbiorze

Tcp sending on FPGA using verilog xgmii xilinx vivado

Verilog / VHDL

Identyfikator projektu: 16739229

Informację o projekcie

4 ofert

Zdalny projekt

Aktywny 6 lat temu

Szukasz sposobu na zarobienie pieniędzy?

Adres e-mail

Korzyści ze składania ofert na Freelancer.com

Ustal budżet i ramy czasowe

Otrzymuj wynagrodzenie za swoją pracę

Przedstaw swoją propozycję

Rejestracja i składanie ofert jest bezpłatne

Przyznano:

@Aaryajaya

Hi, I have work experience on FPGA for 10G mac interface, worked on UDP protocol, well known TCP/IP as well kindly give a opportunity. Thank you.

$444 USD w 15 dni

0,0

(0 opinii)

0,0

4 freelancerzy składają oferty o średniej wysokości $410 USD dla tej pracy

@quandangvan

A proposal has not yet been provided

$500 USD w 7 dni

5,0

(7 opinii)

4,2

@hungfreelancer

I have 10 years of experience in design and verification on FPGA use Verilog. Please mesage me. Thanks

$444 USD w 14 dni

5,0

(2 opinii)

1,7

Opublikuj projekt jak ten

O kliencie

Istanbul, Turkey

5,0

Zweryfikowana metoda płatności

Członek od sty 16, 2017

Weryfikacja Klienta

Inne pracę od tego klienta

c application to generate verilog file

$30-250 USD

FPGA implementation of a data structure

$250-750 USD

Training on Quartus verilog

$30-250 USD

Sending and receiving tcpip xgmii packets over SFP+

$250-750 USD

UDP data filtering using Xilinx Zynq 7000 family Socs

$750-1500 USD

Poprzednia praca

Następna praca

Podobne prace

FPGA Board Hardware Implementation

₹12500-37500 INR

Magic Tool VLSI Circuit Optimization Specialist

$10-30 USD

Advanced ElectricalSeeking Electrical Engineers Proficient in MATLAB, VHDL, and Power Systems for Long-Term Collaboration

$8-15 USD / hour

Converting c++ project to verilog using HLS vitis and run on FPGA device

$250-750 USD

Basic Logic Gates VHDL Circuit Design -- 2

₹750-1250 INR / hour

Design and Simulate multipliers in Circuitverse and Logisim

$30-250 USD

Fast NTT Implementation Using Xilinx Artix-7 -- 2

₹1500-12500 INR

EDA Flow Interface Development

$15-25 USD / hour

RTL Knowledge for Integrated Circuit Design

₹12500-37500 INR

Verilog Expert for NTT Design Optimization

₹1500-12500 INR

Opublikuj projekt jak ten